複雑なエレクトロニクス環境における インサーキット・テストの今後

White Paper

インサーキット・テスト（ICT）はこの 20 年間、PCBA（プリント基板アセンブリ）テストの中心となってきましたが、多くのエレクトロニクス・メーカにとってその有効性が問題になることはありませんでした。しかし、ICT も、高速差動シグナリングに用いられる LVDS 集積回路や BGA デバイスの使用により、新たな問題が発生しています。また、集積回路内のトランジスタ数が 2 年ごとに倍になると予測するムーアの法則に従ってピン数が増加しているために、ICT の機能のさらなる強化が求められています。

多くのエレクトロニクス・デザイナは、Gbps レンジでの高速データ転送、1 ピンあたり約 1.1 mA の低消費電力、コモン・モード・ノイズの除去、低 EMI（電磁波障害）などのさまざまな利点から、高速差動信号を使用するようになりつつあります。しかし高速差動シグナリングは、製造現場に新たな問題をもたらしています。

インサーキット・テストでは、被試験デバイス（DUT）と ICT テスト・リソース（ドライバ／レシーバ）間に良好なコンタクト・ポイントが得られることが重要です（図 1 を参照）。しかし、LVDS IC を使用する場所では、高速信号の品質を保持する必要があるので、信号トレース上にテスト・ポイントを配置できません。



図 1. デバイスのテストに使用するテスト・ポイントとフィクスチャ・テスト・プローブ

Agilent Technologies

高速差動信号に対するインサーキット・テスト・ソリューション

トレース上にテスト・ポイントが存在しない場合は、バウンダリ・スキャン・テスト用の 1149.6 IEEE 規格などを考慮する必要があります。これらの規格により、差動信号バウンダリ・スキャン相互接続テストに関するガイドラインが得られます。また規格に準拠する方法として、システムに 1149.6 機能を実装したり、バウンダリ・スキャン・ソリューションを採用している ICT ソリューション・プロバイダを利用する方法があります。

もう 1 つの比較的新しいソリューションとして、トレース上に 3 ～ 5 ミルのビード・プローブを配置する方法があります（図 2 を参照）。これらのビード・プローブは、従来の 50 ～ 100 ミルのテスト・ポイントの代わりとして使用できます。ビード・プローブにより、インサーキット・テスタと DUT が接続されます。いくつかの OEM メーカおよび Agilent Technologies（このビード・プローブ手法の特許権を取得）による、さまざまなテストにより、このような極めて小さいビード・プローブは高速差動信号の動作に影響を与えないことが確認されています。また、これらのビード・プローブは、従来のテスト・ポイントおよび先のとがったテスト・プローブと同じ接触抵抗を持っています。

高速コネクタのグランド・ピンの重要性

もう 1 つの問題は、高速コネクタのグランド（GND）ピン接続の信頼性を保証することです。オープン・コネクタの GND ピンにより、ビット・エラー・レート（BER）が増加します。コネクタ上の GND ピンは互いに短絡されているため、通常 ICT 手法ではテストされません。このため、従来の ICT 測定手法では GND ピンがオープンかどうかの検出が困難でした。このような問題に対し、電源ピンとグランド･ピンのオープンを効率的に検出するために、ネットワーク・パラメータを測定する比較的新しいソリューションが開発されています。この方法では、ファンクション・テストでも見逃される可能性があるオープンを検出することができます。

基板実装密度の増加がインサーキット・テストにもたらす問題

絶え間のない技術革新のなかで新しい ICT テクノロジーを生み出すには、新たな動きの一歩先を考慮する必要があります。例えば、大型の BGA デバイスやマルチ CPU の利用が増えると、インサーキット・テストでアドレス指定する必要のあるノード数が増加します。従来の方法では、これを解決するために、プリント基板アセンブリの要件に合わせて ICT システムのノード数を増やします。これにより、ICT システムのテスト･コスト、関連するフィクスチャのコスト、ソリューション全体の運用／保守コストも増加します。テスト・コストのバランスをとり、競争力を保持して、製品の最適なテスト・カバレージを実現することが、常に要求されます。そして多くの場合、従来の 100％のテスト・アクセスはもはや不可能です。そのため、基板実装密度の増加の回避方法としてアクセス制限ソリューションを検討し、ICT の新しい理論的枠組みによるテスト・コストの削減が必要となります。

製品の高い利益率によりテスト・コストに余裕がある場合であっても、高速差動シグナリングを使用するボードではテスト・ポイントが制限されるため、インサーキット・テストで 100％のテスト･ポイント･アクセスを実現するのは困難です。さらに、動作周波数を上げる際にノイズをより多く除去するために、信号トレースを PCB の内部レイヤに埋め込む傾向が強まっています。こうした動きは、ビード・プローブ手法などの最新技術でも新たな問題となります。

まとめ

ICT は、ボードの複雑化、ノード数の増加、高速差動シグナリングの一般化に対応するために、従来のショート・テスト、アナログ測定、デジタル・テストの枠を超える必要があります。新世代の ICT ソリューションが製造現場で選ばれるソリューションであり続けるには、高速化とアクセス制限の問題を克服し、障害をデバイスのピン・レベルまで識別できることが求められます。



図 2. 信号トレース上の (a) 5 ミルのビード・プローブと (b) 39 ミルのテスト・ポイントの例

メモとしてお使いください

電子計測UPDATE

www.agilent.co.jp/find/emailupdates-Japan
Agilent からの最新情報を記載した電子メールを無料でお送りします。

Agilent Direct

www.agilent.co.jp/find/agilentdirect
測定器ソリューションを迅速に選択して、使用できます。

Agilent Open

www.agilent.co.jp/find/open
Agilent は、テスト・システムの接続とプログラミングのプロセスを簡素化することにより、電子製品の設計、検証、製造に携わるエンジニアを支援します。Agilent の広範囲のシステム対応測定器、オープン・インダストリ・ソフトウェア、PC 標準 I/O、ワールドワイドのサポートは、テスト・システムの開発を加速します。

Remove all doubt

アジレント・テクノロジーでは、柔軟性の高い高品質な校正サービスと、お客様のニーズに応じた修理サービスを提供することで、お使いの測定機器を最高標準に保つお手伝いをしています。お預かりした機器をお約束どおりのパフォーマンスにすることはもちろん、そのサービスをお約束した期日までに確実にお届けします。熟練した技術者、最新の校正試験プログラム、自動化された故障診断、純正部品によるサポートなど、アジレント・テクノロジーの校正・修理サービスは、いつも安心で信頼できる測定結果をお客様に提供します。

また、お客様それぞれの技術的なご要望やビジネスのご要望に応じて、

- アプリケーション・サポート
- システム・インテグレーション
- 導入時のスタート・アップ・サービス
- 教育サービス

など、専門的なテストおよび測定サービスも提供しております。

世界各地の経験豊富なアジレント・テクノロジーのエンジニアが、お客様の生産性の向上、設備投資の回収率の最大化、測定器のメインテナンスをサポートいたします。詳しくは：

www.agilent.co.jp/find/removealldoubt

アジレント・テクノロジー株式会社
本社〒192-8510 東京都八王子市高倉町 9-1

計測お客様窓口

受付時間 9:00-19:00（土・日・祭日を除く）
FAX、E-mail、Web は 24 時間受け付けています。

TEL ■■ 0120-421-345
(042-656-7832)
FAX■■ 0120-421-678
(042-656-7840)
Email contact_japan@agilent.com
電子計測ホームページ
www.agilent.co.jp

● 記載事項は変更になる場合があります。
ご発注の際はご確認ください。

Copyright 2008
アジレント・テクノロジー株式会社

Agilent Technologies

January 22, 2008
5989-7549JAJP
0000-00DEP